▒▒ 한국초전도학회 ▒▒

1970년대와 1980년대 초까지 진행되었던 IBM사의 조셉슨 접합을 이용한 컴퓨터를 제작하고자 하는 프로젝트는 많은 관심을 불러 일으켰으나 결국은 실패로 끝났다. 그 이유는 납 화합물과 같은 소프트 초전도체를 사용함으로서 열이력에 의해 조셉슨 접합의 절연층으로 사용된 매우 얇은(2∼3 nm) 산화층이 점점 퇴화되어 결국에는 그 특성이 변화되었기 때문이다. 보다 근본적인 문제는 잘못된 논리회로의 선택이다. 이 경우 S-I-S (Superconductor-Insulator-Superconductor) 형태의 조셉슨 접합을 사용하였는데, 이것의 가장 큰 문제는 절연층의 큰 정전용량으로 인하여 조셉슨 접합이 스윗칭된 후 원래 상태로 되돌아오지 않는다는 것이다. 이런 논리회로를 래칭논리(latching logic)라 한다. 그러므로 스윙칭된 조셉슨 접합을 원래 상태로 환원시키기 위해서는 외부에서 ac 신호를 따로 보내 주어야 한다. 따라서 회로의 동작속도가 외부 신호에 의하여 제한된다. 실제 래칭 논리를 사용하여 제작된 회로의 동작 속도는 2∼3 GHz를 넘지 못한다.

그러나 일본의 여러 연구 그룹의 노력에 의하여 물질 문제는 해결되었다. 납화합물 초전도체 대신 Nb 초전도체를 사용하고 인듐 산화물 대신 알루미늄 산화물을 사용함으로서 열 이력에 의해 물질의 특성이 변화하는 문제는 완전히 해결되었고 LSI 회로의 제작이 가능케 되었다. 실제로 Hitachi사에서는 Nb 초전도체를 사용하여 4-bit microprocessor를 제작하기도 하였다. 그러나 이것은 역시 래칭 논리를 사용한 것이기 때문에 그 속도가 1 GHz 정도로 초전도체를 이용한 디지털 소자로서의 장점을 가질 수가 없었다.

1985년 당시 소련의 모스크바 대학의 Likharev 교수 그룹에 의해 조셉슨 접합을 사용한 새로운 논리가 제안되었다. 여기에는 두 가지 정보가 있는데 래칭 논리에서도 있는 직류 전압과 양자화된 면적을 가진 매우 짧은 전압 펄스이다. 이 전압 펄스를 단자속 양자(SFQ)펄스라 한다. 이것은 overdamped 조셉슨 접합을 사용한 회로에서 매우 자연스럽게 발생되고 재생산이 가능하고 증폭되고 기억되며 처리될 수 가 있다. SFQ 펄스를 이용한 것이 바로 SFQ 논리이다. 이 논리 및 1 ㎛ 식각 기술을 사용하면 300 GHz 이상의 속도를 가지는 초전도 디지털 소자의 제작이 가능하다.

회로 설계 및 제작

터널링 형태의 SIS 고온 초전도 조셉슨 접합은 현 기술 수준으로는 제작할 수 없기 때문에 모든 고온 초전도 디지털 회로는 weak link 형태의 조셉슨 접합을 사용하고 있다. 단자속 양자 논리 회로는 비이력적인 조셉슨 접합을 사용하고, 이는 모든 초전도 논리 회로 중 가장 빠른 논리 회로이다. 래칭 논리(latching logic)는 영 볼트 상태("0" 상태)와 영 볼트가 아닌 상태("1" 상태)를 기본으로 하지만 단자속 논리는 단 하나의 전압 펄스를 발생시키는 것을 기본으로 한다. 이 전압 펄스는 조셉슨 접합의 임계 전류보다 큰 신호 전류를 순간적으로 접합에 흘려 줄 경우에 발생한다. 전압 펄스가 발생한 후 신호 전류는 인접한 인덕터를 통해 흐르게 된다. 이 전압 펄스는 양자화된 면적을 가지며 그 크기는 자속 양자 ( o=2.07mV psec) 한 개에 해당한다.

여기에서는 회로 구조가 매우 간단한 단자속 양자 RS flip-flop과 4-stage shift register를 예로 들어 설명하고자 한다. 단자속 양자 RS flip-flop은 단지 두 개의 조셉슨 접합을 사용하여 설계될 수 있다. RS flip-flop은 두 개의 안정된 정상상태(set and reset states)를 가지며 이들은 회로 내에 한 개의 단자속 양자의 존재 유무에 의해 구별되어진다.

그림 1에 RS flip-flop의 등가회로의 예를 나타내었는데, 이 회로는 접합 두 개로 이루어진 RS flip-flop과 그 옆에 자기적으로 결합된, RS flip-flop의 두 상태를 구분하기 위한 read SQUID, 그리고 read SQUID 옆에는 자기적으로 결합된 조절선 등으로 구성되어 있다. 이 회로의 동작을 간단히 살펴보면 다음과 같다. 접합 J1이 이것의 임계전류보다 큰 바이어스 전류에 의해 순간적으로 전압상태로 스위칭 되면 RS flip-flop 내에 단자속 양자가 갇히게 되며 이 상태는 RS flip-flop의 set 상태("1")에 해당된다. 접합 J2가 이것의 임계전류보다 큰 바이어스 전류에 의해 순간적으로 전압 상태로 스위칭 되면 RS flip-flop에서 단자속 양자가 빠져나오며 이 상태는 RS flip-flop의 reset상태("0")에 해당된다. 이 두 상태는 옆에 자기적으로 결합된 read SQUID에 의해 인지된다. 이 회로에서 각 소자들 간의 간격은 패턴 공정에서 제한된 가장 작은 줄 간격을 기준으로 하여 가장 큰 자기적 결합을 얻을 수 있도록 설계된다.