학회지검색

미국의 경우 Hypres, Northrop Grumman, TRW, Conductus 등의 기업을 중심으로 저온초전도 디지털 회로 설계 및 공정 기술에 집중적인 연구 개발이 이루어지고 있고, NIST, NASA, JPL 등의 연구소와, SUNY- Stonybrook, UC-Berkeley, MIT-Lincoln Lab, U. Rochester 등의 대학에서 페타 플롭 컴퓨터용 논리회로, 조셉슨 디지털 소자 등에 대한 연구가 활발하게 이루어지고 있다. 페타 플롭 컴퓨터 개발 과정에서 얻어질 테라 플롭 데스크탑 컴퓨터의 개념도 및 사양을 그림 2에 보였다. 이 컴퓨터는 현재의 슈퍼컴퓨터 수준의 성능을 가지는 탁상형 컴퓨터로서 100 GHz clock speed, 512 GB RAM, 8 TB HDD의 사양을 가지며, 이것이 상용화되면 대당 가격이 약 $10만이 될 것으로 예상하고, 연간 $200억의 시장이 형성될 것으로 전망하고 있다. 그림 3은 Hypres사에서 제작한 A/D 전환회로로서 12.8 GHz의 clock 속도로 동작이 되었다. Clock 속도를 제한한 초전도체 디지털 필터의 작동속도를 높이기 위한 연구가 현재 진행되고 있어 20-40 GHz의 clock 속도를 갖는 A/D 전환회로가 2-3년 안에 개발될 것으로 예상된다.

미국이 저온초전도 디지털회로 개발에 집중하는 반면, 일본은 기술적 난제에도 불구하고 실용화 될 경우 훨씬 많은 장점을 지닌 고온초전도 디지털 소자 개발에 연구력을 집중하고 있다. ISTEC에 참여하고 있는 NEC, Toshiba, Hitachi, Fujitsu, Mitsubishi 등의 기업에서 특히 활발한 연구가 이루어지고 있으며, 고온초전도 디지털 회로에서의 bottle neck인 Josephson junction 기술에서 최근 해결책을 찾았다는 보고가 있으며, 작년 10월 고온초전도 디지털소자를 활용한 응용 시스템인 40 Gbps급 샘플러 시스템(그림 4)의 개발을 세계 최초로 성공하여 발표하였다. 뿐만 아니라, 과학기술청의 지원으로 테라급 네트워크 시스템에 탑재할 저온초전도 디지털회로를 이용한 패킷 스위치를 개발하는 대형 국책사업도 ETL, NEC, Hitachi, Toshiba, Fujitsu, SRL, 동경대, 나고야대, 요꼬하마대 등에서 수행하고 있다.

유럽의 경우 70여개의 초전도 연구팀이 연합하여 조직한 공동연구망인 SCENET (European Network for Superconductivity)와 유럽 기업의 콘소시움인 CONECTUS를 중심으로 인력교류, 기술교류, 정보공유 등의 협력을 통하여 초전도 분야에서 유럽의 위상을 높이기 위하여 노력하고 있고, 미국과 일본을 의식하면서 경쟁적인 연구를 하고 있다. 미국에서는 주로 벤처 기업들이 괄목할 만한 연구성과를 내고 있는 반면 유럽에서는 일본과 같이 대기업들이 초전도기술의 연구개발에 주도적인 역할을 하고 있다. Forschungzentrum Juelich, PTB, Univ. of Twente, Univ. of Cambridge, Univ. of Karlsruhe, Chalmers Univ., Moscow State Univ 등에서 고온초전도 조셉슨 접합 제작, 저온초전도 디지털 회로 제작에 대한 연구가 활발히 이루어지고 있으며, Univ. of Ilmenau, Univ. of Savoie, DERA 등에서는 초전도 디지털 회로 설계 기술을 연구하고 있다.

우리 나라

단자속 양자회로에 관한 연구는 국내의 경우 매우 최근에 시작되었으며, 현재 과학기술부에서 시행중인 중점국가연구개발사업의 세부과제로 "초전도 디지털 전자소자 기술개발" 과제가 진행중이다. 이 연구에는 한국과학기술연구원, 한국전자통신연구원, 인천대학교가 공동으로 참여하고 있으며, 디지털 회로의 설계, 조셉슨 접합의 특성 향상, 소자 제작 및 측정 등의 분야를 3개 기관이 분담 협력하여 효과적인 연구를 수행하고 있다. 그림 5는 2000년 9월 미국 버지니아 비치에서 개최된 ASC(Applied Superconductivity Conference)2000 학회에서 발표되어 관심을 모은 바 있는 3개 기관의 공동연구 결과인 고온초전도 RS Flip-Flop 회로의 사진과 작동상태를 나타낸 것이다. 기저면을 도입한 5층 에피 박막 기술과 경사형 모서리 조셉슨 접합 기술, L-meter를 이용한 회로의 Inductance 최적화 기술 등이 결합된 순수 국내 기술로 얻어진 결과이다.